


CP3-F

Um 1970 wurde bei den Olympia Werken in Braunschweig der selbst entwickelte 8-Bit Mikroprozessor CP3-F eingeführt, der es ermöglichte, Rechner mit nur 2 Bausteinen zu realisieren – eine damals einmalige Komplexität.



Geschichtlicher / technologischer Hintergrund

Die Olympia Werke (ein Tochterunternehmen der AEG) waren einer der größten Hersteller von Büromaschinen. In dem Hauptwerk in Wilhelmshaven wurden mechanische und elektromechanische Schreibmaschinen produziert, während das Werk in Braunschweig anzeigende und druckende Rechner für hauptsächlich kaufmännische Anwendungen entwickelte und fertigte. So lag in Braunschweig der Schwerpunkt auf der Entwicklung elektronischer Schaltungen.

Um 1960 hatte ein anzeigender Rechner wie der „RAE4“ von Olympia eine Masse von 13 kg. In einem pultförmigen Gehäuse mit einer Breite von 38 cm, einer Tiefe von 42,5 cm und einer Höhe von 21 cm war die mit diskreten Bauelementen aufgebaute Elektronik untergebracht – ein wahres Schwergewicht. Stellt man sich einen Schreibtisch vor, auf dem eine Schreibmaschine und solch ein Rechner stehen, bleibt kaum noch Arbeitsfläche übrig. Es bestand somit dringender Bedarf, kompaktere Rechner zu entwickeln. Der Ersatz der diskreten Bauteile durch TTL-ICs brachte zwar einige Verbesserungen, ein Durchbruch war das aber noch nicht.

Eine höhere Integration wurde durch ICs möglich, die statt mit bipolaren mit MOS-Transistoren realisiert wurden. So wurde bei Olympia ein Rechnerchip „CP1-F“ entwickelt, mit dem deutlich kleinere Rechner aufgebaut werden konnten. Der Namensteil „CP“ bedeutet übrigens Calculator Printer und zeigt so die Zielrichtung der Entwicklung.

Ein Nachteil dieses Rechner-ICs war, dass Rechnervarianten nur schwer damit abzudecken waren. Für neue Funktionalitäten wäre es nötig gewesen, einen neuen Baustein zu entwickeln – ein hoher Aufwand. Bei den früheren Rechnern hätte man nur eine oder mehrere Platinen ändern müssen, was relativ schnell möglich gewesen wäre. Der Rest hätte weiter verwendet werden können. Der Platzgewinn wurde also mit einem Verlust an Flexibilität erkaufte.

So kam die Idee für die Entwicklung des Mikroprozessors CP3-F. Es wurde ein modulares Konzept erarbeitet, bei dem eine Zentraleinheit „RSE“ (RechenSteuerEinheit) mit den Funktionen CPU, RAM und I/O-Ports unverändert für alle künftigen Geräte verwendet werden konnte. Die gerätespezifischen Programme wurden in einem zweiten „ROM“-Baustein „PSE“ (ProgrammSpeicherEinheit) abgelegt, der neben einem maskenprogrammierten 1KByte großen ROM noch 2 I/O-Kanäle enthielt. Der Baustein war so konzipiert, dass nur die oberste Metallisierungsebene den Programminhalt enthielt und die restlichen Ebenen unverändert blieben. So war der Aufwand für die Erstellung von neuen

Programmversionen gering und Dauer zwischen Programmherstellung und Lieferung der ersten Bauteile kurz.

Für Anwendungen mit größerem Bedarf an Programm- oder Datenspeicher wurde das System noch um 2 weitere Bausteine eine „DSE“ (DatenSpeicherEinheit) mit einem RAM mit 128 Byte und einem 8-Bit-I/O-Kanal und ein ROM/RAM-Baustein mit 768 Byte ROM, 18 Byte RAM und zwei 8-Bit-I/O-Kanälen ergänzt.

Zum Vergleich: Etwa zeitgleich mit dem CP3-F Prozessor brachte Intel den 8008 heraus (laut Wikipedia „Intel 8008 am 1.4.1972). Wie der CP3-F war auch der 8008 in PMOS-Technologie gebaut, beide hatten einen Systemtakt von 800 kHz und einen Adressbereich von maximal 16 KByte. Bei dem 8008 handelte es sich aber um eine reine CPU, sie war (bis auf wenige Register) ohne Arbeits-RAM und hatte keine I/O-Ports. Adressen und Daten wurden über einen 8-Bit-Bus nacheinander übertragen und mussten mit Hilfe der Steuersignale extern voneinander getrennt werden. So waren für eine Minimalkonfiguration mehr Komponenten erforderlich – ein deutlicher Nachteil.

An die PSE des CP3-F konnten bis zu 15 Bausteine angeschlossen werden, womit auch größere Systeme realisiert werden konnten. Ein Beispiel war eine Schreibmaschine, bei der die Tastatur aus einzelnen Schaltern gebildet wurde, die als Matrix angeordnet vom Prozessor abgefragt und ausgewertet wurde. Auch die notwendige Entprellung wurde per Software gemacht. Für den Antrieb des Kopfschlittens und den Papiervorschub dienten Schrittmotoren, die direkt vom Programm angesteuert wurden. Es gab nur Leistungsendstufen, aber sonst keinen Controllerbaustein. Auch die Magnete für die Kugelkopfbewegung und den Abschlag wurden vom Programm angesteuert. Sogar der 1kHz Ton, der die sonst übliche Glocke beim Erreichen des Randbereichs ersetzte, wurde durch Programmschleifen erzeugt. Die Systemreserven reichten sogar noch, für Anwendungen als Textautomat einen externen Bandspeicher für die Speicherung von Dokumentenvorlagen und Textbausteinen anzusteuern.

Anbieter des CP3-F

Der CP3-F Prozessor wurde von 3 Firmen produziert. Neben der AEG Tochter Telefunken, wurde der CP3-F von SGS ATES (jetzt STM) und General Instruments (jetzt Microchip) gefertigt. Jeder der Hersteller entwarf passend zu seinen Fertigungslinien ein eigenes Chipdesign, weshalb die Chipgrößen aller 3 Hersteller sich deutlich unterscheiden. Dennoch waren die Bausteine voll austauschbar und in Geräten war eine Gemischtbestückung mit Bausteinen der verschiedenen Hersteller problemlos möglich.

Obwohl der CP3-F von Olympia für den Eigenbedarf zum Einsatz in Olympiaprodukten entwickelt worden war, durften alle Hersteller den CP3-F nach einer Einführungszeit frei auf dem Markt anbieten. So stellte SGS ATES ihn auf der Seminex 1975 unter der Bezeichnung M38 einem breiten Publikum vor. Bei General Instruments wurden die Bausteine unter der Bezeichnung LP8000 in Datenbüchern geführt.

Das modulare Systemkonzept

Für ein derart ausgefeiltes Systemkonzept ist bedeutsam, in welchen Bausteinen welche Funktionen enthalten sind. Aus Gründen der Handhabbarkeit wurde eine Gehäusegröße von 40 Pins gewählt. Für Takt, Reset und die für PMOS-Bausteine üblichen 2 Versorgungsspannungen werden 5 der Pins benötigt. Der 8 Bit breite Datenbus sollte nicht mit anderen Signalen gemultiplext werden. Und auch mindestens ein 8 Bit breiter I/O-Kanal


sollte verfügbar sein. Um auch bei den anderen Systembausteinen möglichst viele Pins für I/O-Kanäle verfügbar zu haben, wurden die Adresscounter in die Peripheriebausteine verlegt. Nur wenn diese bei Sprüngen geladen werden müssen, geschieht der Transfer über den Datenbus. Für die Synchronisation der Adresscounter und die Steuerung der Zugriffe dienen 4 Steuersignale. Um die Aufteilung des Adressraums von 16 KByte auf Bausteine mit verschieden großen Speicherkapazitäten verteilen zu können, wird der Adressbereich in 64 Segmente zu je 256 Byte aufgeteilt, die von der RSE über 6 Adressleitungen angesprochen werden. Das klingt komplizierter, als es in Wirklichkeit ist. Eine PSE mit 1 KByte ROM erkennt an den oberen 4 der 6 Adressleitungen, ob sie gerade „angesprochen“ wird. Die unteren 2 Leitungen dienen zusammen mit den internen Adressregistern der internen Adressierung.

Eine Beschreibung des CP3-F wurde in der „Sonderausgabe ELEKTRONIK“ Heft „Mikroprozessoren“ im Jahr 1977 auf Seite 48 unter dem Titel „Der erste europäische Mikroprozessor“ veröffentlicht. Der Autor des Artikels Jürgen Sorgenfrei hat als Konstruktionsleiter die Entwicklung des CP3-F betrieben.

Entwicklungshilfen für den CP3-F


Bei der professionellen Erstellung von Software ist eine Entwicklungsumgebung unerlässlich. Olympia verwendete als Entwicklungsumgebung einen in Fortran IV geschriebenen Makroassembler, der auf einem IBM 370 Großrechner lief. Auch das Austesten der Programme erfolgte mit einem Simulationsprogramm, das jeden Maschinenbefehl umsetzte und daraus die jeweiligen Registerinhalte von Akku, Statusregister, Adresszähler, RAM und I/O-Ports berechnete. Die Eingabe der Tastatur und die Ausgabe auf Display und Drucker wurden mit am Großrechner angeschlossenen Grafikrechnern nachgebildet. Mit diesen Hilfsmitteln konnte man zwar die Programmlogik überprüfen, das Echtzeitverhalten konnte damit aber nicht geprüft werden.

Um das komplette Systemverhalten zu überprüfen, mussten die Systembausteine hardwaremäßig nachgebildet werden. Gerade waren erste elektrisch programmierbare PROMs auf dem Markt erhältlich. So wurden die Adressregister und die Statusdecodierung der Systembausteine mit TTL-Bausteinen nachgebildet. Auf einer Doppel-Europakarte wurden 8 PROMs 256 x 8 Bit (Intel 1702) als Programmspeicher über diese Logik mit dem Datenbus der ebenfalls auf der Karte untergebrachten RSE verbunden. 8 DSE Bausteine dienten als I/O-Ports und ggf. als RAM-Erweiterung. So konnte Software in Echtzeit getestet werden und die Nachbildung verhielt sich exakt wie die späteren Bausteine.



Prototypenaufbau mit Nachbildung der Adresszähler mit TTL-Bausteinen

Auch General Instrument hatte den Bedarf einer guten Testumgebung erkannt und ein eigenes zum System passendes Memoryinterface LP1010 geschaffen. Dieser Baustein war im Prinzip eine Abwandlung der PSE. Nur war das ROM entfernt und die Adressen waren herausgeführt, sodass sie für externe Speicherbausteine nutzbar waren. Jeder dieser LP1010 Bausteine konnte einen Speicherbereich von 2 KByte versorgen. Mit 2 von diesen Bausteinen, einer RSE, 2 DSE-Bausteinen und 4 PROMs 2708 (zu je 1 KByte) wurde eine Baugruppe im Europakartenformat aufgebaut, mit der die meisten Anwendungen getestet werden konnten. Der Datenbus war bei dieser Karte auf Zwischenstecker geführt und so konnten bei Bedarf nach mehr Programmspeicher, mehr I/O-Kanälen oder größerem RAM weitere Karten damit verbunden werden. Mit diesen Karten waren auch Aufbauten ohne Erstellung von maskenprogrammierten Programmspeicherbausteinen möglich. So konnte der CP3-F auch für Einzelanwendungen genutzt werden.



Prototypenkarte im Europaformat

Als Büromaschinenhersteller hatte Olympia wenig Neigung, das System für sich an Endkunden zu vermarkten und den entsprechenden Support zu leisten. Die kleine Firma System Elektronik erkannte die Möglichkeiten und entwickelte eine eigene Karte – ebenfalls im Europakartenformat -, auf der eine RSE, ein Memoryinterfacebaustein, 2 I/O-Bausteine und 8 PROMs 1702 mit je 256 Byte als Programmspeicher untergebracht waren. Auch diese Karte war über Zwischenstecker erweiterbar. Die Firma entwickelte auch ein Assemblerprogramm, welches auf dieser Karte (mit angesteckter RAM-Speichererweiterung) lief und so die Abhängigkeit von der Assemblierung auf einem Großrechner überflüssig machte. Sie unterstützte auch Kunden mit Schulungen zur Programmierung in der

Assemblersprache des CP3-F und baute Anlagen für Kunden, die diesen Prozessor als Steuereinheit nutzten.

Der F8-Mikroprozessor als „Nachfolger“ des CP3-F

Schon bei der Entwicklung des CP3-F waren Interrupt- und Timerstrukturen vorgesehen gewesen, die aber wegen des Platzbedarfs am Anfang nicht umsetzbar waren. Erkannt wurde bald, dass ein Übergang von PMOS auf NMOS wegen des geringeren Platzbedarfs der Strukturen sinnvoll erschien. So wurde schon 1975 ein RAM Speicherbaustein „DSE2“ konzipiert, der eine 4-fache Speichergröße hatte.

In Fachkreisen war das CP3-F System natürlich aufmerksam verfolgt worden und so ist nicht verwunderlich, dass mit dem F8 Mikroprozessor von Fairchild ein Mikroprozessor auf den Markt kam, der in vielen Dingen verblüffende Ähnlichkeit mit dem CP3-F hatte. Auch die „3850“ CPU hatte ein Arbeits-RAM von 64 Byte (beim CP3-F waren es nur 48 Byte), 2 I/O-Ports waren ebenfalls vorhanden, einer mehr als beim CP3-F. Wie beim CP3-F gab es auch hier eine Programmspeichereinheit „3851“, die neben dem Programm-ROM den Adresscounter und 2 I/O-Kanäle enthielt. Ein „3853“ Memoryinterface ermöglichte auch hier den Anschluss von Standard-Speicherbausteinen. Für die Anwendung als Mikrocomputer im Europakartenformat gab es noch „3861“ PIO-Bausteine, die 2 I/O-Ports enthielten. Außer der CPU waren auf den anderen Bausteinen je ein Interrupteingang und ein Timer untergebracht.

Basierend auf dem F8 kündigte MOSTEK im Juli 1977 den „Single Chip Microcomputer MK3870“ an, im Prinzip eine CPU und eine Programmspeichereinheit auf einem Chip. Der 3870 hatte einen RAM-Arbeitsspeicher von 64 Byte, einen Programmspeicher von 2 KByte, 4 I/O-Ports zu je 8 Bit, einen Timer und einen externen Interrupt. Der Befehlssatz war voll kompatibel zum F8. Für Entwicklungszwecke war eine Version erhältlich, bei der oben auf das Gehäuse ein PROM gesteckt werden konnte. Der 3870 wurde in zahlreichen Tastaturen, Heizungssteuerungen, Druckern und Bedienteilen von Fernseh- und HiFi-Geräten eingesetzt.